ロードマップセッションのご紹介
ZIW2017 ロードマップ特集 その6
2017年09月20日
【2D5】：
Design Force ロードマップ
Part-3 (SoC/PKG/PCB協調)
| Design Forceの機能の中で、SoC/PKG/PCB協調（コ・デザイン）にフォーカス。進化スピードの速い半導体パッケージング技術への追随により、毎回新しいご報告をしているこのセッションですが、今回は新機能を用いたFOWLPの設計フローをご紹介します。 |
- FOWLP+PoP構造のパッケージをDesign Forceで設計するデモを初お披露目！
- 自動・半自動配線、ピンアサイン、ボンドシェルなど、コ・デザイン関連の最新機能をご紹介！
- 様々なアライアンスパートナーとの活動や取組みの最新情報もご報告
- 半導体・パッケージ・PCBの協調設計環境に興味がおありの方
- システム全体の構想設計に興味がおありの方
- SiPやFOWLPを含むパッケージ設計に携わられている方
- フリップチップのバンプ・RDL設計の最適化にお困りの方
IoTの時代が本格的に到来し、メモリを中心に半導体業界は空前の活況に沸いていますが、一方半導体プロセスの微細化は終焉を迎えようとしています。このように半導体を取り巻く状況が急速に変化する中での、実装技術の動向や、最新機能を用いたコ・デザイン フローをご紹介します。
特に、日本ではこれからとなるFOWLPを用いた設計を、いち早く先取りしたデモは、必見です！
