新編集長が選ぶ　おすすめセットメニュー！その５

直接半導体設計を担当していなくても、最新のLSI実装設計トレンドをおさらいしたい方には最適のセッションです。
本セッションでは、シリコンバレーの先進企業での実例やよりスムースな協調設計のための操作性の改善、自動配線の機能強化などについてご紹介する他、FOWLPなど最新のLSI実装設計のトレンドとその対応について解説します。昨今次々に生み出されるイノベーティブな製品、特にウェアラブル端末に代表されるような製品において、開発者は製品の小型化と低電力を要求される一方、多くの機能をLSIに実装する必要がありますが、LSIの微細化は技術的にもコスト的にも限界が来ており、既存のLSIを組み合わせて一つのパッケージに実装する技術が注目を集めています。更にプリント基板も含めて最適に実装し、要求された性能を担保する難易度は格段に増加しており、LSI、パッケージ、プリント基板設計間の高度な連携作業が必要になります。Design Forceは、3次元のビューで複数の対象を設計可能である特長を活かし、分断された設計フローから全体最適を実現する協調設計を実現します。

• パッケージやシステム全体を考慮してチップ設計をしたい半導体設計担当の方
• チップ設計やプリント基板設計とスムースに設計したいパッケージ設計担当の方
• 開発初期段階にシステム全体のフロアプランをやりたい製品企画の方
• 自社の製品設計を進める上で3DICやFOWLPなど先端パッケージング技術などのトレンドを把握したい方

• チップドリブンによるトップダウン設計の提案
• PCBドリブンによるボトムアップ設計の提案
• 先端実装技術と標準化への取り組み方法

1A4　Qualcomm Technologies Inc.(10/13 13:30～)

迅速なSoC/PKG/PCB最適化によるパッケージ協調設計フローの実現

クアルコム様では、従来、ダイ、パッケージ、PCBは異なるEDAツールで設計されていましたが、図研のDesign Forceを利用することで、どの設計においても同一環境で、よりレベルの高い協調設計ができるようになりました。これによって設計効率が飛躍的に向上し、最適な設計とコストのトレードオフが可能になりました。本講演では、このDesign Forceを活用したSoC/PKG/PCB協調設計環境をご紹介します。高度な協調設計を検討／推進している方に、ぜひ聞いてほしい講演です。
 

1A5　株式会社ソシオネクスト(10/13 14:30～)

SoC/PKG/Board協調設計でリファレンスデザイン活用と早期見える化を実現

SoCを搭載したデジタル機器は、近年の著しい性能向上とグローバル市場での競争の激化から、信号/電源品質、高密度設計、コストダウン、Time to Marketが勝ち残るための必須条件となっています。本講演では、Design ForceのSOC/PKG/PCB協調設計機能と、ソシオネクスト様のリファレンスデザインを活用した設計の早期見える化について、事例を交えながらご紹介いただきます。
 

1C6　一般社団法人電子情報技術産業協会 (JEITA)(10/13 15:30～)

LPBフォーマット（IEC630555/IEEE2401-2015）による協調設計の発展

チップ、パッケージ、ボード協調設計を行う際、各設計ツール間を同一フォーマットで繋ぐLSI・パッケージ・ボード（LPB)相互設計規格IEC63055/IEEE2401-2015の詳細と、今後の展開についてご講演いただきます。また、この規格とその先を目指して今年度より新設された「JEITA半導体設計技術小委員会」の紹介とその意義についても解説いただきます。