FPGA設計でストレスとなる、担当者間の連携はITで解決！

こんにちは、ススムさん。
頭を抱えたりして、何かあったのですか？

桃子先生。担当した製品プロジェクトの進行がうまくいっていなくて。このままだと納期に間に合わせるにはメンバーに残業をしてもらわないといけなくなります。前回のプロジェクトを参考にスケジュールも組んだし、チーム分けもバッチリできたと思うんですけど。前回と違うのはFPGAを搭載する点ですが、そこも経験者に設計を担当してもらっているので問題ないと思ったんですが…。

それは、大変ですね。FPGAが載るとなると回路設計、基板設計に加えて、FPGA内部の回路設計が入りますからね。各担当がプロフェッショナルでも、連携がうまくいかないと無駄に時間がかかってしまう場合はありますよ。

はい。まさに悩みはそこです。
基板設計者が配線を引く際、現状のピンアサインだとどうしても配線が困難だからFPGAのピンアサインを変更して欲しいと依頼したようなのですが…。回路図の修正待ちやらFPGA設計者からの判断待ちで、基板設計の手が止まった期間があったようです。また、後日その修正を回路設計者が回路図に反映し忘れていたというミスもみつかって…。打ち合わせでも時間をとられました。

うーん。確かにFPGAのピンアサインを変更するには、FPGA開発ソフトウェアで、I/Oアサインが変更できるか判断したり、CADライブラリに反映したり、回路図シンボルに反映したりと、さまざまな付帯業務が発生するので、変更情報の反映は大変みたいですね。もれなく情報を共有するために、打ち合わせ時間が増えたという話は他の会社さんでもよく耳にします。ススムさんの会社でもGPMを使ってみたらどうでしょう？

このツールは回路設計図にも自動で修正内容が反映されるなど、各担当者がもれなく情報を共有できるとこがメリットです。製品プロジェクト全体をみても無駄な時間が減らせるのでおススメです。操作を体感できるセミナーも開催されているので、一度見てみてはいかがでしょうか。

なるほど、このツールがあれば各担当者間の連携がスムーズになり、リードタイムは縮められそうですね。基板担当にはセミナーに一度行くよう勧めてみます。