Club-Z特集：Zuken Innovation World 2014 アカデミックセッション特別レポート④

10月16日～17日に開催されたZuken Innovation World 2014は過去最多の方にご来場いただき、大盛況でした。皆様、ご来場をいただきありがとうございました。今年は2日間で53セッションが用意され、うち4セッションが大学教授による最先端の技術を紹介する内容でした。Club-Zではこのアカデミックセッションの内容を2回に分けてご紹介したいと思います。

後半の今回は16日の横浜国立大学 于教授のセッションのつづき（後半）と、17日の京都大学 大学院工学研究科 和田教授、静岡大学電子工学研究所 浅井教授のセッションをご紹介します。

2014.11.20

近年、電子機器にはSI、PI、EMIに関する多様なノイズ問題が発生しています。ノイズは電子機器の予期せぬ誤動作の発生要因となっており、製品開発期間の短縮や低コスト化のためにも設計段階での検出と対策が求められています。そのための新しいCAE技術として注目されているのが「チップ・パッケージ・ボード間協調設計」に向けた三次元回路シミュレーション技術と言えます。

本題に入る前に、回路シミュレーション技術の変遷をざっとお話したいと思います。

回路シミュレーション技術としては1970年代初期に小規模LSI向けの「SPICE」が開発され、普及しました。
80年代には、中規模LSI向けのいわゆる「タイミングシミュレータ」が各種開発されました。これはある程度、精度に妥協しながら、高速解析を実現することを目的としたツールでした。
90年代に入ると、伝送信号の高速化に伴い信号の遅延、反射、不要信号放射などのSI問題が表面化、いわゆる「回路縮退技術」が盛んに研究されました。
2000年代に入ると、SI問題に加えPI・EMI問題も顕在化し、その解決策として電源、グランドプレーン、不要信号放射などに関するモデル化やシミュレーション技術の研究が盛んに行われるようになりました。

そして昨今においては、電子機器のEMC達成を図るためのチップ・パッケージ・ボード間協調設計が不可欠になっており、これを実現するために三次元回路シミュレーション技術が重要になっています。

私達は該当技術の研究を過去10年間ずっと続けてきて、実用化のシナリオもすでに描いております。ただ、チップ、パッケージ、ボードのすべてを詳細にモデル化すると不要な解析時間も必要になるため、現在はシミュレーションの精度を落とさずに、いかにモデルを簡略化できるかについて検討中です。